突破1纳米极限：IBM发布全球首款亚1纳米芯片技术

当业界普遍认为摩尔定律即将终结时，IBM再次证明半导体创新远未到达天花板。6月25日，IBM正式发布了全球首款亚1纳米（sub-1nm）芯片技术——基于全新的「Nanostack」三维晶体管架构，将制程推进到了0.7纳米（7埃）节点。

这意味着，在一块指甲盖大小的芯片上，可以集成近1000亿个晶体管，密度几乎是IBM此前2纳米芯片的两倍。

图丨IBM研究人员展示亚1纳米节点芯片（来源：Ars Technica / IBM）

什么是Nanostack？三维堆叠打破物理极限

传统的芯片制程微缩已经接近原子级别的物理极限。当晶体管的栅极长度接近几个原子宽度时，量子隧穿效应会导致电子不受控地穿越屏障，芯片变得无法正常工作。业界此前普遍认为，1纳米是一道难以逾越的物理鸿沟。

IBM的解法是换一个思路——不再单纯追求平面微缩，而是向「垂直方向」发展。Nanostack架构的核心创新在于：将晶体管在垂直方向上堆叠并交错排列，利用三维顺序集成（3D Sequential Integration）技术，在同样的芯片面积上塞进更多晶体管。

具体来说，Nanostack的基本单元由两个垂直堆叠并键合在一起的晶体管组成。每个晶体管包含三个纳米片（nanosheet），每片厚度仅约5纳米（大约15行硅原子），纳米片之间的间距约为9纳米。这种设计不仅提高了密度，还允许在不同堆叠层中使用不同的材料组合，从而独立优化每个晶体管的性能和功耗。

性能飞跃：50%性能提升或70%能效改善

根据IBM发表的技术报告，Nanostack架构预计可带来令人瞩目的性能飞跃：相比上一代2纳米节点芯片，计算性能提升最高50%，或者能效提升最高70%。

这对AI工作负载尤其重要。在VLSI 2026研讨会上，IBM研究人员还展示了Nanostack架构在SRAM（静态随机存取存储器）方面实现了40%的面积缩减。SRAM是AI芯片中至关重要的高速缓存，但近年来SRAM的微缩进展缓慢——从3纳米到2纳米节点，SRAM面积缩减仅有几个百分点。IBM此次实现的40%改进，对AI芯片设计者来说无疑是个好消息。

💡

「这不仅仅是渐进式的进步，而是一次真正意义上的飞跃。」——Jay Gambetta，IBM Research总监兼IBM Fellow

从纳米片到纳米堆：IBM的半导体创新路径

Nanostack并非凭空出现，它建立在IBM多年的技术积累之上。2021年，IBM推出了全球首款2纳米芯片，采用的就是纳米片（nanosheet）晶体管架构。如今，纳米片已成为业界主流——所有领先代工厂的3纳米和2纳米制程都采用了这一架构，包括台积电（TSMC）独立开发的2纳米节点。

Nanostack可以看作是纳米片技术的「下一代进化」。IBM半导体全球研发副总裁Huiming Bu表示：「纳米片已经成为下一代晶体管微缩的基础。我们预计，Nanostack将在未来5到10年内开始量产，届时它将取代纳米片成为代工厂的主流架构，无论是CPU还是GPU。」

量产之路：合作伙伴与制造挑战

需要指出的是，IBM本身并不制造商业芯片。作为半导体研发的引领者，IBM通过与产业伙伴合作来实现技术的商业化。此前，IBM已与日本Rapidus合作量产2纳米芯片，并与韩国三星进行相关技术的商业化合作。

在制造端，IBM正在其位于纽约奥尔巴尼的半导体研究中心部署ASML的高数值孔径极紫外光刻（High NA EUV）设备，这是实现更精细电路图案化的关键工具。IBM还与Lam Research、东京电子（TEL）和SCREEN半导体等合作伙伴共同开发新的High NA EUV工艺，已成功制造出工作器件。